高层次综合(HLS)平台，使用C++/SystemC加速芯片设计，缩短RTL验证时间50%以上。
Catapult 是西门子EDA的高层次综合(HLS)平台，支持使用C++和SystemC进行硬件设计，自动生成高质量RTL代码。相比传统RTL设计，Catapult可将设计启动到验证收敛的时间缩短50%，代码量减少5倍，同时保持卓越的PPA结果。
平台提供物理感知综合、多VT优化、低功耗估算等先进功能，并支持AI神经网络加速器的自动化设计（Catapult AI NN），可直接从TensorFlow/PyTorch模型生成RTL实现。已被NVIDIA等领先半导体公司广泛采用，成为HLS领域的主流选择。
与下游RTL综合工具紧密配合，实时表征每个运算单元的PPA权衡，针对先进工艺节点实现最优性能与功耗。
集成PowerPro技术，在架构级进行功耗优化，自动实现细粒度时钟门控，相比传统方法可显著降低动态功耗。
Catapult AI NN可直接将TensorFlow、PyTorch模型转换为C++并综合为RTL，为AI加速器设计提供自动化流程。
提供形式属性检查器(CPC)、代码覆盖率分析和断言综合，可将验证收敛时间缩短80%，确保RTL质量。
快速实现复杂算法硬件加速，支持架构探索，在性能、功耗和面积之间找到最佳平衡。
从Python框架到RTL的自动化流程，帮助软件工程师直接设计硬件加速器，满足边缘AI的功耗约束。
NVIDIA等公司采用Catapult进行视频处理单元设计，回归测试CPU数量减少1000倍，测试覆盖大幅提升。
快速迭代传感器融合算法硬件实现，满足汽车芯片对可靠性和性能的严格要求。
技术专家为您提供产品演示、技术评估与报价咨询，帮助您了解HLS如何加速芯片设计、降低验证成本。